Virtex-4 Family ile dizayn etmek

Nasıl Virtex ™ -4 FPGA mimari kaynaklarını etkili bir şekilde kullanmayı öğrenmek istiyor musunuz? Bu dersde dizaynı anlamaya odaklanmaktayız ve mevcut cihazlardada görebilirsiniz.

Bu konular içermektedir: Virtex-4 FPGA genel bakış; the Digital Clock Manager (DCM) and Phase-Matched Clock Divider (PMCD); global and regional clocking techniques, memory and FIFO; and source synchronous resources.

Seviye

Orta

Kurs süresi

2 Gün

Kimler katılmalı?

Tecrübeli Xilinx kullananlar veya temel FPGA Dizayn yapanlar. Öğrencilerin Virtex-II, Virtex-II Pro, and Virtex-II ProX FPGA architectures, the ISE™ software, timing constraints, and timing closure techniques ile bilgi sahipi olması lazım.

Önşartlar

• FPGA Dizayn kursu üzeri temel bilgi sahibi olması lazım
• Performance Kurs için dizayn etmek
• Virtex-II, Virtex-II Pro, and Virtex-II ProX FPGA architecture anlamak
• VHDL veya Verilog hakkında orta düzeyde bilgi sahibi olmanız lazım

Software Tools

• Xilinx ISE
  
• Xilinx XST

Bilgi

Bu kapsamlı eğitimini tamamladıktan sonra, hangi bilgilere sahb olacaksınız:

• Virtex-4 FPGA global clocking kaynaklarından istifade etmek
• Virtex-4 FPGA regional clocking kaynaklarından istifade etmek
• Virtex-4 FPGA DCM ile dizayn etmek
• Virtex-4 FPGA PMCDi dizayn etmek
• Virtex-4 FPGA blok RAM ve FIFO bloklarını tartışmak
• DSP48 bloktan istifade etmek

Course Outline

1. Gün

• Tanıtım
• Ürün Özellikleri
• DCM Clock Yönetim
• PMCD Clock Yönetim
• Lab 1: DCM Clocking
• Clock Networks
• Lab 2: Clocking kaynakları

2. Gün

• 2. Gün özeti
• I/O and Source-Synchronous kaynakları
• Lab 3: Utilizing Source-Synchronous I/O kaynakları
• Block RAM Hafıza kaynakları
• FIFO16 Hafıza kaynakları
• Lab 4:Blok RAM and FIFO16 istifade etmek
• XtremeDSP™ Technology Slice
• Lab 5: Utilizing XtremeDSP Teknoloji kaynakları
• Yapılandırma
• Day 2 Değerlendirmek

Lab Descriptions

• Lab 1 - DCM Clocking: Designing a clock management scheme with DCMs and PMCDs.
• Lab 2 - Clocking Resources: Utilizing global and regional clock networks.
• Lab 3 - Utilizing Source-Synchronous I/O Resources: Creating a source-synchronous design interface for a network application.
• Lab 4 - Utilizing Block RAM and FIFO16: Utilizing new block RAM features and FIFO16 dedicated resources.
• Lab 5 - Utilizing XtremeDSP Technology Resources: Utilizing the DSP48 block.